

Esempio di architettura RISC: famiglia MIPS

- Riferimenti bibliografici: **Stallings + Hennessy & Patterson**
- Architettura molto regolare con insieme di istruzioni semplice e compatto
- Architettura progettata per una implementazione efficiente della pipeline (lo vedremo più avanti)
- Codifica delle istruzioni omogenea: 32 bit
- Co-processore per istruzioni a virgola mobile e gestione delle eccezioni

MIPS

Registri

- 32 registri di 32 bit (registro 0 contiene sempre il valore 0)
- Architettura Load / Store
 - Istruzioni di trasferimento per muovere i dati tra memoria e registri
 - Istruzioni per la manipolazione di dati operano sui valori dei registri
 - Nessuna operazione memoria ↔ memoria
- Quindi: le istruzioni operano su registri (registro i riferito con $\$i$)
- Esempio: add $\$1, \$2, \$3$

MIPS

Dati e modi di indirizzamento

- Registri possono essere caricati con byte, mezze parole, e parole (riempiendo con 0 quando necessario o estendendo, cioè replicando, il segno sui bit non coinvolti del registro)
- Modalità di indirizzamento ammesse (con campi di 16 bit):
 - Immediata *es. add \$2, \$2, 0004*
 - Displacement *es. sw \$1, 000c(\$1)*
- Altre modalità derivabili:
 - Indiretta registro (displacement a 0) *es. sw \$2, 0000(\$3)*
 - Assoluta (registro 0 come registro base) *es. lw \$1, 00c4(\$0)*


Architettura degli elaboratori - I

Pagina 135

MIPS

Formato Istruzioni

- 32 bit per tutte, 3 formati diversi (formato R, formato I, formato J)
- **Formato R (registro)**




Architettura degli elaboratori - I

Pagina 136

MIPS

Formato Istruzioni


- **Formato I (istruzioni load / store)**



MIPS

Formato Istruzioni

- **Formato J (istruzioni jump)**



Fasi (MIPS)

Fasi senza pipeline:

IF (instruction fetch):

- $IR \leftarrow \text{Mem}[PC]$;
- $NPC \leftarrow PC + 4$;

Dove NPC è un registro temporaneo
PC è il program counter

Fasi (MIPS)

ID (instruction decode/register fetch cycle):

- $A \leftarrow \text{Regs}[rs]$;
- $B \leftarrow \text{Regs}[rt]$;
- $\text{Imm} \leftarrow$ campo immediato di IR con segno esteso ;

Dove A, B, Imm sono registri temporanei

6 bit	5 bit	5 bit	5 bit	5 bit	6 bit	
op	rs	rt	rd	shamt	funct	R
op	rs	rt	address			I
op	address					J

Fasi (MIPS)

EX (execution/effective address cycle):

1. **Riferimento a memoria** `lw $8, 1200($9)`

- $ALUOutput \leftarrow A + Imm$;

6 bit	5 bit	5 bit	5 bit	5 bit	6 bit	
op	rs	rt	rd	shamt	funct	R

2. **Istruzione ALU registro-registro** `add $8,$18,$8`

- $ALUOutput \leftarrow A \text{ func } B$;

op	rs	rt	address			I
op	address					J

3. **Istruzione ALU registro-immediato** `addi $8,$18,4`

- $ALUOutput \leftarrow A \text{ op } Imm$;

shift a sinistra

4. **Salto** `j 45054`

- $ALUOutput \leftarrow NPC + (Imm \ll 2)$;
- $Cond \leftarrow (A == 0)$;

Fasi (MIPS)

MEM (memory access/branch completion cycle):

- $PC \leftarrow NPC$; **in tutti i casi**

1. **Riferimento a memoria** `lw $8, 1200($9)`

- $LMD \leftarrow Mem[ALUOutput]$ or

$Mem[ALUOutput] \leftarrow B$; `sw $5, 1700($4)`

2. **Salto**

- $if(Cond) PC \leftarrow ALUOutput$; `j 45054`

6 bit	5 bit	5 bit	5 bit	5 bit	6 bit	
op	rs	rt	rd	shamt	funct	R
op	rs	rt	address			I
op	address					J

Fasi (MIPS)

WB (write/back cycle):

1. *Istruzione ALU registro-registro* `add $8,$18,$8`

- $\text{Regs}[\text{rd}] \leftarrow \text{ALUOutput}$;

2. *Istruzione ALU registro-immediato* `addi $8,$18,4`

- $\text{Regs}[\text{rt}] \leftarrow \text{ALUOutput}$;

3. *Istruzione Load* `lw $8, 1200($9)`

- $\text{Regs}[\text{rt}] \leftarrow \text{LMD}$;

6 bit	5 bit	5 bit	5 bit	5 bit	6 bit	
op	rs	rt	rd	shamt	funct	R
op	rs	rt	address			I
op	address					J