

Corso di Architettura degli Elaboratori

Esempio di compito sulla prima parte dell'insegnamento

Istruzioni

- Scrivere *Nome*, *Cognome* e *Matricola* su **ogni** foglio (solo pagine **dispari**).
- Scrivere la risposta nello spazio bianco al di sotto della domanda; Non è possibile allegare fogli aggiuntivi, quindi cercate di essere chiari e non prolissi.
- In caso di errori indicate chiaramente quale parte della risposta deve essere considerata; annullate le parti non pertinenti.
- Assicuratevi che non manchi alcun foglio al momento della consegna.

Domande a risposta multipla

es1

Dovendo memorizzare il contenuto di N dischi in un sistema RAID, quale fra i livelli elencati di seguito necessita di più di $N + 1$ dischi ?

- | | | | |
|----------------------------|---|----------------------------|-----------|
| <input type="checkbox"/> a | livello 3 | <input type="checkbox"/> b | livello 2 |
| <input type="checkbox"/> c | livello 4 | <input type="checkbox"/> d | livello 5 |
| <input type="checkbox"/> e | tutti i livelli elencati non necessitano di più di $N + 1$ dischi | | |

es2

Si consideri un codice di correzione di Hamming su 16 bit. Dire quale sequenza di bit è memorizzato in memoria se si devono memorizzare i seguenti 16 bit 0101101011101010 di dati:

- | | | | |
|----------------------------|--|----------------------------|-----------------------|
| <input type="checkbox"/> a | 110101110000001010111 | <input type="checkbox"/> b | 010111110101001010101 |
| <input type="checkbox"/> c | 010010000111011001011 | <input type="checkbox"/> d | 010111010111001011010 |
| <input type="checkbox"/> e | nessuna delle risposte precedenti è corretta | | |

es3

Sia dato un disco rigido con le seguenti caratteristiche:

- capacità di 8GB;
- 1 piatto (2 facce);
- 8192 tracce per faccia e 1024 settori per traccia;
- velocità di rotazione di 3600 rpm;
- tempo medio di posizionamento della testina di 12 ms.

Il tempo totale medio per trasferire (tempo di accesso totale medio, secondo il libro) 16KB memorizzati in settori contigui su una stessa traccia è di circa

- | | | | |
|----------------------------|--|----------------------------|--------------|
| <input type="checkbox"/> a | 20,59375 ms | <input type="checkbox"/> b | 20,333333 ms |
| <input type="checkbox"/> c | 29,1875 ms | <input type="checkbox"/> d | 20,854167 ms |
| <input type="checkbox"/> e | nessuna delle risposte precedenti è corretta | | |

Domande a risposta libera

es4

Qual è in termini generici la distinzione fra l'organizzazione di un calcolatore e la sua architettura ?

es5

Spiegare in dettaglio le differenze di costruzione di una cella di memoria di una DRAM rispetto a quella di una SRAM.

es6

Nel contesto di una gerarchia di memoria, spiegare come funzionano le politiche di scrittura write-back e write-through. Per ogni politica, discutere criticamente i problemi che possono sorgere nell'adottarla.

es7

Descrivere la gestione dell'I/O tramite DMA.

Esercizio

es8

Sia data la seguente sequenza di indirizzi in lettura (l) o scrittura (s) emessi dalla CPU e che la memoria abbia il contenuto esadecimale mostrato di seguito:

#	indirizzo (binario)	l/s	byte scritto (HEX)	ind	byte	ind	byte	ind	byte	ind	byte
1	000100001000	l		100	08	101	D0	102	07	103	02
2	000100001100	l		104	00	105	00	106	00	107	00
3	000100001111	s	C9	108	0E	109	DF	10A	AA	10B	B3
4	000100001101	l		10C	F1	10D	C2	10E	C3	10F	C5
5	000100011000	s	DD	110	BB	111	16	112	00	113	00
6	000100011100	s		114	0A	115	87	116	03	117	71
7	000100011111	l		118	3E	119	13	11A	A1	11B	23
8	00010001011	s	67	11C	A1	11D	82	11E	9B	11F	FF
8	000100100101	l		120	F9	121	86	122	A0	123	00
				124	E9	125	16	126	05	127	00

Si assuma che la dimensione di parola coincida con un byte, e la presenza di una cache di ampiezza 32B, dimensione di blocco 4B, inizialmente vuota, e ad associazione a 2 vie (politica di rimpiazzo FIFO, politica di scrittura write-through e gestione dei miss in scrittura con la politica write allocate).

Si mostri come sia il contenuto della cache che il contenuto della memoria cambia.

Soluzione (da compilare)

- Indicare di seguito in quali campi (e la loro dimensione) gli indirizzi emessi dalla CPU sono suddivisi:
- Indicare di seguito in quante linee/set la cache è suddivisa:

Indicare l'evoluzione della cache e della modifica della memoria nello schema sottostante:

Indirizzo	hit/ miss	Cache (per ogni linea di cache indicare il contenuto del campo tag)	Modifica memoria $M[ind.] = contenuto$

continuare nella pagina seguente

Indirizzo	hit/ miss	Cache <i>(per ogni linea di cache indicare il contenuto del campo tag)</i>	Modifica memoria <i>M[ind.] = contenuto</i>