

Fasi (MIPS)

Fasi senza pipeline:

IF (instruction fetch):

- $IR \leftarrow Mem[PC]$;
- $NPC \leftarrow PC + 4$;

Dove NPC è un registro temporaneo

PC (program counter) è il registro IP (instruction pointer)

Fasi (MIPS)

ID (instruction decode/register fetch cycle):

- $A \leftarrow Regs[rs]$;
- $B \leftarrow Regs[rt]$;
- $Imm \leftarrow$ campo immediato di IR con segno esteso ;

Dove A, B, Imm sono registri temporanei

Fasi (MIPS)

EX (execution/effective address cycle):

1. *Riferimento a memoria*
 - $ALUOutput \leftarrow A + Imm$;
2. *Istruzione ALU registro-registro*
 - $ALUOutput \leftarrow A \text{ func } B$;
3. *Istruzione ALU registro-immediato*
 - $ALUOutput \leftarrow A \text{ op } Imm$;
4. *Salto*
 - $ALUOutput \leftarrow NPC + (Imm \ll 2)$;
 - $Cond \leftarrow (A == 0)$;

Fasi (MIPS)

MEM (memory access/branch completion cycle):


- $PC \leftarrow NPC$; in tutti i casi
1. *Riferimento a memoria*
 - $LMD \leftarrow Mem[ALUOutput]$ or
 $Mem[ALUOutput] \leftarrow B$;
 2. *Salto*
 - if (cond) $PC \leftarrow ALUOutput$;

Fasi (MIPS)

WB (write/back cycle):


1. *Istruzione ALU registro-registro*
 - $\text{Regs}[\text{rd}] \leftarrow \text{ALUOutput}$;
2. *Istruzione ALU registro-immediato*
 - $\text{Regs}[\text{rt}] \leftarrow \text{ALUOutput}$;
3. *Istruzione Load*
 - $\text{Regs}[\text{rt}] \leftarrow \text{LMD}$;

registri letti (anche 2 volte) e scritti nello stesso ciclo di clock per evitare conflitti fra IS e WB



Pipeline (MIPS)

- Architettura che si presta ad una facile introduzione della pipeline: uno stadio per fase, 1 ciclo di clock per stadio
- Occorre memorizzare i dati fra una fase e la successiva: si introducono opportuni registri (denominati pipeline registers o pipeline latches) fra i vari stadi della pipeline
- Tali registri memorizzano sia dati che segnali di controllo che devono transitare da uno stadio al successivo
- Dati che servono a stadi non immediatamente successivi vengono comunque copiati nei registri dello stato successivo per garantire la correttezza dei dati



Pipeline (MIPS)

Stage	Any instruction
IF	IF/ID.IR ← Mem[PC] IF/ID.NPC,PC ← (if ((EX/MEM.opcode == branch) && EX/MEM.cond){EX/MEM.ALUOutput} else {PC+4});
ID	ID/EX.A ← Regs[IF/ID.IR[rs]]; ID/EX.B ← Regs[IF/ID.IR[rt]]; ID/EX.NPC ← IF/ID.NPC; ID/EX.IR ← IF/ID.IR; ID/EX.Imm ← sign-extend (IF/ID.IR[immediate field]);
	ALU instruction Load or store instruction Branch instruction
EX	EX/MEM.IR ← ID/EX.IR; EX/MEM.IR ← ID/EX.IR; EX/MEM.ALUOutput ← EX/MEM.ALUOutput ← EX/MEM.ALUOutput ← ID/EX.NPC + (ID/EX.Imm ID/EX.A op ID/EX.B; ID/EX.A + ID/EX.Imm; <<< 2); or EX/MEM.ALUOutput ← EX/MEM.B ← ID/EX.B EX/MEM.cond ← (ID/EX.A ID/EX.A op ID/EX.Imm; == 0);
MEM	MEM/WB.IR ← EX/MEM.IR; MEM/WB.IR ← EX/MEM.IR; MEM/WB.ALUOutput ← MEM/WB.LMD ← EX/MEM.ALUOutput; Mem[EX/MEM.ALUOutput]; or MEM[EX/MEM.ALUOutput] ← EX/MEM.B;
WB	Regs[MEM/WB.IR[rd]] ← For load only: MEM/WB.ALUOutput; or Regs[MEM/WB.IR[rt]] ← Regs[MEM/WB.IR[rt]] ← MEM/WB.ALUOutput; MEM/WB.LMD;

Pipeline (MIPS)

- Quando una istruzione passa dalla fase ID a quella EX si dice che la istruzione è stata “rilasciata” (issued)
- Nella Pipeline MIPS è possibile individuare tutte le dipendenze dai dati nella fase ID
- Se si rileva una dipendenza dai dati per una istruzione, questa va in stallo prima di essere rilasciata
- Inoltre, sempre nella fase ID, è possibile determinare che tipo di data forwarding adottare per evitare lo stallo ed anche predisporre gli opportuni segnali di controllo
- Vediamo di seguito come realizzare un forwarding nella fase EX per una dipendenza di tipo RAW (Read After Write) con sorgente che proviene da una istruzione load (load interlock)

Pipeline (MIPS)

Possibili casi

Situazione	Esempio di codice	Azione
Nessuna dipendenza	LD \$1, 45(\$2) DADD \$5, \$6, \$7 DSUB \$8, \$6, \$7 OR \$9, \$6, \$7	Non occorre fare nulla perché non c'è dipendenza rispetto alle 3 istruzioni successive
Dipendenza che richiede uno stallo	LD \$1, 45(\$2) DADD \$5, \$1, \$7 DSUB \$8, \$6, \$7 OR \$9, \$6, \$7	Opportuni comparatori rilevano l'uso di \$1 in DADD ed evitano il rilascio di DADD
Dipendenza risolvibile con un forwarding	LD \$1, 45(\$2) DADD \$5, \$6, \$7 DSUB \$8, \$1, \$7 OR \$9, \$6, \$7	Opportuni comparatori rilevano l'uso di \$1 in DSUB e inoltrano il risultato della load alla ALU in tempo per la fase EX di DSUB
Dipendenza con accessi in ordine	LD \$1, 45(\$2) DADD \$5, \$6, \$7 DSUB \$8, \$6, \$7 OR \$9, \$1, \$7	Non occorre fare nulla perché la lettura di \$1 in OR avviene dopo la scrittura del dato caricato

Lezione

Architettura degli Elaboratori - 1 - A. Sperduti

Pagina 38

Pipeline (MIPS)

Condizioni per riconoscere le dipendenze

Opcode (ID/EX)	Opcode (IF/ID)	Matching operand fields
Load	R-R ALU	ID/EX.IR[rt] == IF/ID.IR[rs]
Load	R-R ALU	ID/EX.IR[rt] == IF/ID.IR[rt]
Load	Load, Store, Imm ALU, branch	ID/EX.IR[rt] == IF/ID.IR[rs]

Lezione

Architettura degli Elaboratori - 1 - A. Sperduti

Pagina 39

Pipeline (MIPS)

- La logica per decidere come effettuare il forwarding è simile a quella appena vista per individuare le dipendenze, ma considera molti più casi
- Una osservazione chiave è che i registri di pipeline contengono:
 - dati su cui effettuare il forwarding
 - i campi registro sorgente e destinazione
- Tutti i dati su cui effettuare il forwarding provengono:
 - dall'output della ALU
 - dalla memoria dati
- ... e sono diretti verso:
 - l'input della ALU
 - l'input della memoria dati
 - il comparatore con 0
- Quindi occorre confrontare i registri destinazione di IR in EX/MEM e MEM/WB con i registri sorgente di IR in ID/EX e EX/MEM



Lezione



Architettura degli Elaboratori - 1 - A. Sperduti



Pagina 40



Pipeline (MIPS)

Pipeline register containing source instruction	Opcode of source instruction	Pipeline register containing destination instruction	Opcode of destination instruction	Destination of the forwarded result	Comparison (if equal then forward)
EX/MEM	Register-register ALU	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	EX/MEM.IR[rd] == ID/EX.IR[rs]
EX/MEM	Register-register ALU	ID/EX	Register-register ALU	Bottom ALU input	EX/MEM.IR[rd] == ID/EX.IR[rt]
MEM/WB	Register-register ALU	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	MEM/WB.IR[rd] == ID/EX.IR[rs]
MEM/WB	Register-register ALU	ID/EX	Register-register ALU	Bottom ALU input	MEM/WB.IR[rd] == ID/EX.IR[rt]
EX/MEM	ALU immediate	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	EX/MEM.IR[rt] == ID/EX.IR[rs]
EX/MEM	ALU immediate	ID/EX	Register-register ALU	Bottom ALU input	EX/MEM.IR[rt] == ID/EX.IR[rt]
MEM/WB	ALU immediate	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	MEM/WB.IR[rt] == ID/EX.IR[rs]
MEM/WB	ALU immediate	ID/EX	Register-register ALU	Bottom ALU input	MEM/WB.IR[rt] == ID/EX.IR[rt]
MEM/WB	Load	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	MEM/WB.IR[rt] == ID/EX.IR[rs]
MEM/WB	Load	ID/EX	Register-register ALU	Bottom ALU input	MEM/WB.IR[rt] == ID/EX.IR[rt]










Pipeline (MIPS)



**Dipendenza dai controlli:
esempio di gestione dei
salti condizionali tramite
tecnica del salto ritardato
(*delayed branch*), applicata
dal compilatore**

© 2003 Elsevier Science (USA). All rights reserved.