(Ultimo aggiornamento: 7 Settembre 2010)
Situazione riassuntiva dopo l'appello del 3 Settembre 2010 (incluse integrazioni)
Situazione riassuntiva dopo
l'appello del 13 Luglio 2010 (incluse integrazioni)
Situazione riassuntiva dopo l'appello del 24 Marzo 2010 (incluse integrazioni di 3CFU)
Situazione riassuntiva dopo l'appello del 16 DICEMBRE 2009 (incluse integrazioni di 3CFU)
Situazione riassuntiva dopo i compitini
Docente: Alessandro Sperduti
Questa parte del corso esamina il calcolatore utilizzato in ambito locale
dal
punto di vista funzionale e tecnologico.
Questi i principali argomenti trattati: Struttura e funzione della Cpu,
Processori RISC, Memoria cache,
Memoria interna, Memoria esterna, Input/Output.
I principali riferimenti bibliografici sono i seguenti:
LUCIDI E NOTE DEL CORSO:
Lucidi di introduzione al corso, Struttura e funzione della Cpu, 29 Ottobre e 2 Novembre
Pipilining (parte 1: prefetch e introduzione), 2 Novembre
Pipilining (parte 2: problemi pipeline), 3-4 Novembre
Buffer circolare (ppt), 3 Novembre
Predizione dinamica (ppt), 4 Novembre
Compitino prima parte, 5 Novembre
Esercizi pipeline, 9 Novembre
Architettura RISC, 9 e 10 Novembre
Architettura MIPS e sua pipeline, 11 e 12 Novembre
Gerarchie di Memoria, 17,18, e 19 Novembre
Memoria Secondaria, 23,24 Novembre
MATERIALE PER ESERCIZI:
Esercizi Dipendenze e Pipelining del 4 e 9 Novembre
Esercizio pipeline MIPS, 16 Novembre
Esercizio pipeline MIPS, 17 Novembre
Esercizi Cache, 19, 23 Novembre
Soluzione esercizio Cache 4 (utilizzando la politica write allocate), 23 Novembre
Esercizi dischi magnetici (25 Novembre)
ESEMPIO DI COMPITO:
Esempio di compitino seconda parte
SIMULATORI:
Date Laboratorio: 18 e 19 Novembre 2009, ore 14:00
Aula C, Paolotti
Cache (Windows) (laboratorio)
Pipeline MIPS (Windows) (laboratorio)
Testo simulazioni 1 (laboratorio)
traccia simulazione 1 (laboratorio)
traccia simulazione 2 (laboratorio)
traccia simulazione 3 (laboratorio)
assembler MIPS (laboratorio)
segnali controllo simulatore MIPS (laboratorio)